車載

ADAS と自動運転

ADAS システムおよび自律運転ハードウェア・プラットフォーム向け AEC-Q100 認定タイミング・ソリューション。

概要

車載用 ADAS と自動運転

先進運転支援システム(ADAS)は、運転者にフィードバックを提供し、運転者のステアリング操作、ブレーキ操作、アクセル機能を車両内外にいる人々の安全を向上させるために支援します。ADAS システムは、さまざまなレベルの複雑な幅広い機能に及び、完全自律運転車両への道を切り開いています。 Society of Automotive Engineers は、自動化なし(レベル 0)からを完全自律型(レベル 5)に至るまで、自動運転の 6 レベルを定義します。

設計に関する考慮事項

ドライバ・アシスタンスと自動運転ソリューション

自動化の各レベルにより、車両は運転機能を実行するためのより高いレベルの自律性を得ることができ、車両の内外のセンサーによって収集されるデータを使用して車両をナビゲートするために、より高いレベルの処理能力およびデータパス接続を必要となります。車両制御が人間から自動車にシフトするにつれ、安全性はさらに重要となり、これは ADAS システム設計においては最も重要な要素の 1 つとなっています。

ADAS システムは、幅広い用途と設計上の複雑さに及びます。タイミング要件も大きく異なり、前述のように、自動化の各段階において重要度が増しています。レベル 2 からレベル 3 への移行には、設計上の複雑さを大幅に増大する必要があるため、クロック・ツリー設計に新たな課題が生じます。高帯域幅 FPGA やプロセッサ、高速データバス、1GbE/10GbE イーサネット接続の採用には、差動クロックとシングルエンド・クロックの両方のニーズが、さまざまな周波数の混合が存在します。その一部は、高速 SerDes や PCIe-Express インターフェイスのニーズを満たすための 500fs RMS 未満のジッター性能要件を備えています。ADAS 設計のタイミング・ソリューションを選択する際は、以下の点を考慮することをお勧めします。

クロック・ツリーを要約する:すべての基準クロック、性能レベル、設計に必要なタイミング機能を概説することから始めます。これは一般にクロック・ツリーと呼ばれます。個々の設計には、それぞれ固有のクロック・ツリーがありますが、通常、異なるレベルのジッター性能要件を持つシングルエンド・クロックと差動クロックの組み合わせが必要です。タイミング・ソリューションの特定を始める際は、この概要を準備すると役立ちます。

信頼性:水晶振動子と振動子のコンポーネントは、衝撃や振動の不具合を起こしやすい機械的デバイスです。AEC-Q200 定格デバイスも FIT 率が高く、多くの場合、システム設計で最高の障害点評価を持つコンポーネントです。レベル 3/4/5 の ADAS 設計では、多くの場合、8 やその他の基準クロックが必要です。システム設計に水晶振動子や発振器コンポーネントを追加すると、部品表とシステムの総コストが増大するだけでなく、水晶素子が衝撃や振動の不具合を起こしやすいため、信頼性に関する懸念も高まります。より良いアプローチとしては、水晶振動子と発振器コンポーネントの機能をクロック・ジェネレータ・ソリューションに統合することです。これは、設計のタイミング部分に関連する FIT レートを大幅に低減し、EMI/EMC 軽減のための周波数の拡散、周波数選択、障害の監視などのクロック・ツリー設計に有益なその他多くの機能も提供します。

周波数の柔軟性:高帯域幅 FPGA やプロセッサ・プラットフォームには、さまざまな周波数の基準クロックが、シングルエンドおよび差動出力フォーマット・レベルで、異なる出力電圧において必要で、これはすべて低ジッター要件を備えています。Silicon Labs 特許取得済みの MultiSynth 出力分周器技術は、業界最高のジッター性能を維持しながら、整数出力周波数と分数出力周波数両方で 0ppm 合成を最大 12 の出力を提供します。各クロック出力は、特定の出力フォーマット・レベルに対して個々に設定でき、異なる出力電圧レベルに関連付け、システム設計要件に合わせて簡単に調整することができます。

安全コンプライアンス:ISO26262 および自動車安全水準(ASIL)準拠は、ADAS 設計や設計のブロックで非常に重要です。このようなアプリケーションでは、基準クロックの冗長性や健全性の監視は、システムレベルの安全上の目標を達成するために必須とされる場合があります。当社の AEC-Q100 認定 Si5332 クロック・ジェネレータには、冗長性のためのプライマリ基準入力やバックアップ基準入力、基準シグナル損失の障害検知インジケータ、ASIL システム安全マネージャー IC と通信するためのハードウエアインターフェイスピン、主入力源から二次入力源への移行する能力など、水晶や発振器のソリューションではできない障害監視や検出機能が含まれています。

EMI/EMC: ほとんどの ADAS クロック・ツリーは、シングルエンド基準クロックと差動基準クロックの両方から構成されています。シングルエンド LVCMOS 基準クロックは、高速デジタル設計における一般的な放射源であり、CISPR25 Class-4 および Class-5 の放射要件を満たす上で重要な懸念事項です。Silicon Labs では、当社の AEC-Q100 Si5332 クロック・ジェネレータで補完的な LVCMOS 出力ドライバを使用することで、この課題を克服するための独自の方式を提供します。AN1237 の推奨設計ガイドラインに従うことで、システム設計者は、LVCMOS クロックによって生成される放射を軽減できます。

機能セットと統合:上記の安全機能と補完的な LVCMOS 機能に加え、当社の Si5332 クロック・ジェネレータには、EMI 低減のための周波数拡散、周波数選択機能、ハードウェア出力イネーブル制御、マルチプロファイル選択など、設計を簡素化するその他多くの機能が搭載されています。低ジッター性能を達成することは、常に最優先事項であり、したがって、当社のクロック・ジェネレータには、すべての電源ピンにオンチップ型 LDO が含まれており、これによって業界最高の PSNR 性能を実現します。外部電源と基板レベルのノイズをオンチップで抑制することで、電力フィルタリングに必要な外部コンポーネントの数を大幅に削減され、基板のスペースとコストが削減され、出力クロック・ジッター性能がデータシート仕様の制限を満たすことを確実にします。

PCIe タイミング:PCI-Express は、Level3/4/5 ADAS 設計で使用される一般的なデータバスです。これにより、各 PCIe エンドポイントに対して低ジッター差動基準クロックの必要性が加わります。当社の Si5332、プログラム可能型クロック・ジェネレータ、Si5225x PCIe 第 1/2/3/4/5 世代クロック・ジェネレータ、 Si5325x PCIe 第 1/2/3/4/5 世代は、内部終端を備えた低消費電力 HCSL 出力ドライバを備え、外部終端なしで 85 オームまたは 100 オームの伝線に適合する能力があります。PCIe 基準クロックでのジッターの適切な測定はそう簡単ではありません。そのため当社では、プロセスを簡素化し、混同を解消するために、PCIe クロック・ジッター・ツールを開発しました。ツールを無料でダウンロードして、PCIe 学習センターで PCIe タイミングについての詳細を学びましょう。

カスタマイズ:当社の ClockBuilder Pro ソフトウェア・ツールは、簡単なステップ・バイ・ステップのプロセスを通して、お客様のクロック・ツリー要件に固有の設定ファイルを生成するためのガイドを提供します。構成ファイルが完了したとき、ClockBuilder Pro は、特にお客様の設計に合わせてカスタマイズされた部品番号を割り当て、関連するデータシートの追補を提供し、将来使用できるように保存することができます。

ブロック図
適切な製品を見つける
リソース

タイミング車載用開発キットを検索する

AN1237:EMI を最小化するための設計ガイドライン

PCIe クロック・ジッター・ツール

概要
設計上の考慮事項
ブロック・ダイアグラム
適切な製品を見つける
リソース
閉じる
ロードの結果
Powered by Translations.com GlobalLink OneLink Software