車載

インフォテイメントおよびデジタル・コックピット処理ユニット

インフォテインメントおよびデジタル・コックピット処理ユニット向けの、AEC-Q100 認定タイミング・ソリューション

概要

車載インフォテインメントおよびデジタル・コックピット処理ユニット

インフォテインメントおよびデジタル・コックピット処理ユニットは、乗客に様々な体験、ドライバのフィードバック、データ処理、その他のネットワーキング機能を提供します。 システム・アーキテクチャは、従来のヘッド・ユニット設計からデジタル・コックピットに移行しており、より高い帯域幅処理能力、データパス接続性、オーディオ、ビデオ、ドライバのフィードバック、その他のユーザ体験機能をサポートする相互接続の速度に対するニーズが増大しています。 この課題に対処するためにシステム設計者たちは、よりフィデリティの高いオーディオ DSP、PCIe データバス、より高速なプロセッサ・プラットフォームを採用しています。 一部の機能には、必須の ASIL 定格が含まれている場合があり、設計者は機能に関する安全レベルを追加する必要があります。 アーキテクチャが進化するにつれ、タイミングが設計上の重要な考慮事項になります。 基準クロックの数が増加して、幅広い関連する整数周波数と分数周波数の両方を、シングルエンドと差分形式をサポートし、そのすべてが厳格なジッター性能特性を備えています。   当社の AEC-Q100 認定 Si5332 クロック・ジェネレータ・ソリューションは、デジタル・コックピットまたはインフォテインメント・システム設計に必要なすべてのシングルエンドおよび差動クロックを提供するために最適なソリューションで、標準の水晶振動子および発振器ソリューションでは得られないような追加機能も提供します。

オーディオ DSP、プロセッサ、マルチプロトコル接続、高速 PCl データバスに必要なすべての基準クロックを提供するためのタイミング・ソリューションのカスタマイズは、私たちがお手伝いいたします。

設計に関する考慮事項

シリコンベースのタイミング・ソリューションのメリット

車載インフォテインメント・システムの設計では、従来、タイミング要件を満たすために水晶振動子とオシレータのタイミング・コンポーネントが使用されてきました。より高度なフィデリティのオーディオ、ビデオ、より多くの基準クロックが必要な数々の機能を、様々に組み合わさった周波数で、差動フォーマットと LVCMOS フォーマットの両方でサポートし、これらすべてがより厳しいジッター性能要件を備えています。

最適なタイミング・ソリューションの選択は、すべての基準クロック、性能レベル、クロック・ツリーとして知られている設計内で必要な関連したタイミング機能のアウトラインを作ることから始まります。それぞれの個々の設計には、固有のクロック・ツリーがありますが、通常、シングルエンド・クロックと差動クロックの組み合わせが必要です。クロック・ツリーを概説し、統合タイミング・ソリューションを選択する際には、以下の点を考慮することをお勧めします。

信頼性:水晶振動子と振動子のコンポーネントは、衝撃や振動の不具合を起こしやすい機械的デバイスです。AEC-Q200 定格デバイスも FIT 率が高く、多くの場合、システム設計で最高の障害点評価を持つコンポーネントです。システム設計に水晶振動子と発振器のコンポーネントをより多く追加すると、部品表とシステム総コストが増加するだけでなく、水晶素子は衝撃や振動の不具合を起こしやすいため、信頼性に対する懸念も高まります。より良いアプローチとしては、水晶および発振器のコンポーネントをクロック・ジェネレータ・ソリューションに統合することがあります。このアプローチを取ることで、設計のタイミング部分に関連する FIT 率が大幅に減少し、同時に、EMI/EMC 軽減のためのスペクトルの拡散、周波数選択、障害の監視など、クロック・ツリー設計に有益なその他多くの機能も提供します。

周波数の柔軟性:インフォテインメントとデジタル・コックピットの設計には、異なる出力フォーマット・レベルと、異なる出力電圧での異なる周波数の組み合わせが必要になることが多々あります。Silicon Labs 特許取得済みの MultiSynth 出力分周器技術は、業界最高のジッター性能を維持しながら、整数出力周波数と分数出力周波数両方で 0ppm 合成を最大 12 の出力を提供します。各出力は、特定の出力形式レベルに対して個別に設定できます。

安全コンプライアンス:一部のシステム設計、または設計のブロックでは、新しい自動車安全水準(ASIL)規制に準拠するために、より高いレベルの安全性に関するコンプライアンスが求められる場合があります。このようなアプリケーションでは、基準クロックの冗長性や健全性の監視は、システムレベルの安全上の目標を達成するために必須とされる場合があります。当社の Si5332 クロック・ジェネレータには、冗長性のための複数のクロック入力、基準信号の障害検出インジケータの損失、主入力源から二次入力源に移行する能力があることが特長です。

EMI/EMC: さまざまな機能をサポートするシングルエンドおよび差動基準クロックの組み合わせが必要です。シングルエンド LVCMOS 基準クロックは、高速デジタル設計における一般的な放射源であり、CISPR Class-4 と Class-5 の放射要件を満たす上でしばしば重要な懸念事項となります。Silicon Labs では、当社 AEC-Q100 クロック・ジェネレータ―において補足的な LVCMOS 出力ドライバオプションを提供することでこの課題を克服しました。AN1237 の推奨設計ガイドラインに従って、システム設計者は、LVCMOS クロックからの放射を最小化し、クロック・ジェネレータ・ソリューションが提供すべき利点をすべて活用することができます。

機能セットと統合:Silicon Labs のクロック・ジェネレータには、差動 PCIe クロックの EMI 低減のための周波数拡散、オーディオ・クロックの周波数選択機能、ハードウェア出力イネーブル制御上の周波数選択機能、マルチプロファイル、障害検出機能付き冗長クロック入力機能などの、設計を簡素化する多くの機能が搭載されています。低ジッター性能を達成することは、常に最優先事項であり、したがって、当社のクロック・ジェネレータには、すべての電源ピンにオンチップ型 LDO が含まれており、これによって業界最高の PSNR 性能を実現します。外部電源と基板レベルのノイズをオンチップで抑制することで、電力フィルタリングに必要な外部コンポーネントの数を大幅に削減され、基板のスペースとコストが削減され、出力クロック・ジッター性能がデータシート仕様の制限を満たすことを確実にします。

PCIe タイミング:PCI-Express は、インフォテイメント設計やデジタル・コックピット設計で使用される一般的なデータ・バスで、システム設計の各 PCIe エンドポイントに対して低ジッター差動基準クロックが必要となります。当社の Si5332 クロック・ジェネレータは、PCIe 第 1/2/3/4/5 世代に準拠した HCSL 出力クロックを提供することができ、スタンドアロン型の AEC-Q100 認定 PCIe 第 1/2/3/4/5 世代クロック・ジェネレータおよびバッファも提供します。これらのデバイスは、外部終端なしで 85 オームまたは 100 オームの伝線に適合できる、高度統合型の HCSL 出力ドライバを備えており、PCB の使用エリアとコストを最小限に抑えることができます。PCIe 基準クロックでのジッターの適切な測定はそう簡単ではありません。そのため当社では、プロセスを簡素化し、混同を解消するために、PCIe クロック・ジッター・ツールを開発しました。ツールを無料でダウンロードして、PCIe 学習センターで PCIe タイミングについての詳細を学びましょう。

カスタマイズ:当社の ClockBuilder Pro ソフトウェア・ツール は、簡単なステップ・バイ・ステップのプロセスを通して、お客様のクロック・ツリー要件に固有の設定ファイルを生成するためのガイドを提供します。構成ファイルが完了したとき、ClockBuilder Pro は、特にお客様の設計に合わせてカスタマイズされた部品番号を割り当て、関連するデータシートの追補を提供し、将来使用できるように保存することができます。

ブロック図
適切な製品を見つける
リソース

タイミング車載用開発キットを検索する

AN1237:EMI を最小化するための設計ガイドライン

PCIe クロック・ジッター・ツール

概要
設計上の考慮事項
ブロック・ダイアグラム
適切な製品を見つける
リソース
閉じる
ロードの結果
Powered by Translations.com GlobalLink OneLink Software