Silicon Labs の56G SerDes 「トリプル・プレイ」タイミングソリューション

Silicon Labs は通信設計者にとって最も困難な問題を解決する、信頼性の高い高性能タイミングソリューションのリーダーです。 スイッチ SoC、PHY、FPGA、ASICの主要メーカーは、より高い帯域 100G+ イーサネットと光学ネットワーキング設計をサポートするために 56G PAM-4 SerDes 技術へと移行しています。56G SerDes 基準クロックの厳しいジッター要件を満たすために、ハードウエア開発者は、クロックが必要です。このサブ100fs(標準)RMS位相ジッター仕様を備えたクロックを使用して、最大の設計マージンを実現可能にします。これらの設計は通常、CPU とシステムクロックにその他の周波数を組み合わせることが必要です。Silicon Labs は、SerDes、CPU、システムクロックを単一のデバイスに統合する56G 設計用の完全統合型クロック IC ソリューションを提供する、最初のタイミングサプライヤーです。

Silicon Labs は、マージンのあるサブ -100fs 基準クロックジッター要件を満たす 100/200/400/600G 設計用のクロックジェネレーター、ジッター減衰クロック、電圧制御水晶発振器(VCXO)、電圧制御水晶発振器(VCXO)の「トリプル・プレイ」セレクションを提供する、唯一のタイミングサプライヤーです。

Ultra シリーズ 水晶オシレータ

  • 200kHz ~ 1.5 GHz
  • 80fs RMS 位相ジッター
  • 高い信頼性

クロック・ジェネレータ

  • 12 出力
  • 69fs RMS 位相ジッター
  • 任意の周波数

ジッター減衰クロック

  • 4 入力、12 出力
  • 69fs RMS 位相ジッター
  • ヒットレス・リファレンス・スイッチング
クローズ
ロードの結果
Powered by Translations.com GlobalLink OneLink Software