Si538x ワイヤレスクロック・ジッター減衰、ジッター・クリーナー

ワイヤレス・クロック・ジェネレータの Silicon Labs Si538x ファミリは、第 4 世代 DSPLL® 技術を利用して、マクロセル、小型セル、リモート・ラジオ・ヘッド(RRH)、分散アンテナ・システム(DAS)などの無線エリア・ネットワーク機器が求めるフォーム・ファクタ、消費電力、および性能の要件をクリアします。

この比類のないデバイス内の統合により、ワイヤレス・アプリケーションで求められる厳しい性能や信頼性を損なうことなく、消費電力とサイズを削減します。Si538x はディスクリート高性能 VCXO ベースのクロックを完全統合型 CMOS IC ソリューションで置き換える能力を持つ、業界初のワイヤレス・クロック・ジェネレータです。ファミリには、平均的な位相ジッターが 100fs 未満のワイヤレス・クロックと低ジッター多目的クロックの両方を生成できるデバイスが含まれています。ワイヤレス DSPLL 技術についての詳細はこちら。

機能

  • デジタル周波数合成により外部 VCXO およびアナログループ・フィルタコンポーネントが不要
  • ジッター性能 <100fs RMS(標準)(12 kHZ ~ 20 MHz)
  • 入力周波数帯域:
    • 差動:10 MHz ~ 750 MHz 
    • LVCMOS:10 MHz ~ 250 MHz
  • 費用対効果の高いオシレータ
  • 1、 2、 および 4 DSPLL オプション
  • 選択可能なループ帯域幅
  • 状況モニタリング: LOL、LOS、OOF
  • SPI および I2C を介してプログラム可能な回路内
  • 出力周波数帯域:
    • ワイヤレス DSPLL:480 kHz ~ 2.94912 GHz
    • 任意レート DSPLL: 1 kHz~712.5 MHz

製品マトリックス

ステータス
デバイス
部品番号 カスタマイズ データ・シート 開発キット 入力周波数 出力周波数 出力形式 説明 コントロール DSPLLs 基準入力 位相ジッター (RMS) VDD(V) VDDO(V) パッケージ・タイプ パッケージ・サイズ(mm) 4G/LTE ワイヤレス・クロック 最小入力周波数(MHz) 最大出力周波数(MHz)
カスタマイズ Si5380A-D-EVB 0.008 750 0.000001 2949.12 CML、HCSL、LVCMOS、LVDS、LVPECL 超低位相ノイズ, ワイヤレスジッター減衰クロック・マルチプライヤ I2C/SPI 1 4 0.065 1.8、2.5、3.3 1.8、2.5、3.3 QFN64 9 x 9 あり 0.008 750 2949.12
カスタマイズ Si5381A-E-EVB 0.008 750 0.000001 2949.12 CML、HCSL、LVCMOS、LVDS、LVPECL 超低位相ノイズ, デュアル PLL ワイヤレス・ジッター減衰クロック・マルチプライヤ I2C/SPI 4 4 0.065 1.8、2.5、3.3 1.8、2.5、3.3 QFN64 9 x 9 あり 0.008 750 2949.12
カスタマイズ 0.008 750 0.000001 2949.12 CML、HCSL、LVCMOS、LVDS、LVPECL 超低位相ノイズ, マルチ PLL ワイヤレス・ジッター減衰クロック・マルチプライヤ I2C/SPI 2 4 0.065 1.8、2.5、3.3 1.8、2.5、3.3 QFN64 9 x 9 あり 0.008 750 2949.12
カスタマイズ Si5386A-E-EVB 0.008 750 0.000001 2949.12 CML、HCSL、LVCMOS、LVDS、LVPECL 超低位相ノイズ, ワイヤレスジッター減衰クロック・マルチプライヤ I2C/SPI 1 4 0.065 1.8、2.5、3.3 1.8、2.5、3.3 QFN64 9 x 9 あり 0.008 750 2949.12
お問い合わせ
閉じる
ロードの結果
Powered by Translations.com GlobalLink OneLink Software