革新的な第 4 世代 DSPLL 技術

Silicon Labs は、高速通信アプリケーションに必要なクロック逓倍およびジッター減衰回路を簡素化する特許取得済み DSPLL® 技術を発明しました。このクロック技術は現在、複数の離散位相固定化ループ(PLL)コンポーネントを、デジタル信号処理(DSP)回路や超低位相ノイズ LC-VCO と統合する単一 IC に置き換えるための標準となっています。

Silicon Labs 独自の第 4 世代 DSPLL は、アナログおよびデジタル技術の両方に最適です。この革新的アーキテクチャは、アナログ低位相ノイズ LC-VCO、デジタル PLL アーキテクチャ、および最先端の CMOS 技術と組み合わせることにより、従来の直列 PLL デバイスより高度な統合、スモール・フォーム・ファクタ、低電力、より堅牢なパフォーマンスを備えたソリューションを提供します。これらのメリットは、光学および有線通信、スイッチ、保管、コンピューティングの各システムをはじめとするインターネットインフラストラクチャ機器の設計を大幅に簡素化します。さらに、Silicon Labs の DSPLL 技術は、小型セル、無線ヘッド、ポイント間無線、モバイルバックホール機器のようなワイヤレスアプリケーションでも使用されています。

以下のダイアグラムでは、直列 PLL アーキテクチャと比較して、Silicon Labs 独自の DSPLL アーキテクチャを支える独特なアーキテクチャの革新に注目しています。DSPLL アプローチは、内部ループ/外部ループによるデュアルループ PLL アーキテクチャを利用して、低帯域幅ジッター減衰 PLL を実現しています。 

Silicon Labs の XO および VCXO は、実証済みの DSPLL 技術を活用して、従来の SAW や結晶ベースのソリューションで必要とされる、複雑な製造ステップを排除し、任意の周波数シンセサイズを提供しカスタマイズも簡単におこなうことができます。このソリューションを採用することで、優れた寿命、温度の安定性と信頼性を手に入れることができます。Silicon Labs の周波数 XO/VCXO(標準および特注)は、1~2 週間という短納期でお届けできます。

周波数制御製品については、周波数合成機能を高性能な混合信号 IC へと移行する独自技術により、周波数調整の従来型 SAW および水晶ベースの実装に必要な多数の複雑な生産工程が不要となっています。Silicon Labs の XO および VCXO は、シンプルな低周波数共振器から最高 1.4 GHz の周波数を導出し、初期確度 1 ppb の出力を校正します。低周波数水晶の使用により、著しいエージングの改善、温度安定性、および機械的信頼性を得ることができます。

追加の資料

DSPLL および MultiSynth 技術のホワイトペーパー

DSPLL と MultiSynth 技術を利用したインフラストラクチャー・クロッキングの簡略化。

今すぐ読む

ClockBuilder Pro ソフトウェア

今すぐダウンロード

閉じる
ロードの結果
Powered by Translations.com GlobalLink OneLink Software