データ・センター

アクセラレータ・カード

周波数がフレキシブルな、アクセラレータ・カード用低ジッター・クロック・ジェネレータ

概要

アクセラレータ・カード設計用にカスタマイズされたクロック・ジェネレータ

アクセラレータ・カードは、アプリケーション固有のワークロードを処理するために最適化された追加の処理能力をサーバに提供します。サーバー・マザーボードまたはバックプレーンへの標準 PCI-Express(PCIe)コネクターを使用した、アクセラレータ・カードは GPU、FPGA、または特殊な ASIC を活用しています。これには、PCIe 第 3/4/5 世代または NVLink データ・バス、28G/56G SerDes、汎用システム機能向けの低ジッター基準クロックのアレイが必要です。 当社のプログラム可能なクロック・ジェネレータ・ソリューションの幅広いポートフォリオは、アクセラレータ・カード設計に必要なすべての基準クロックを単一の IC ソリューションに統合し、コンポーネント数、PCB エリア、全体のシステムコストを減らすように簡単にカスタマイズできます。

設計に関する考慮事項

アクセラレータ・カード設計に最適なクロック・ジェネレータを特定する 

最適なクロック・ジェネレータの選択は、すべての基準クロック、性能レベル、クロック・ツリーとして知られている設計内で必要な関連したタイミング機能のアウトラインを作ることから始まります。 各アクセラレータ・カードには、それぞれ固有のクロック・ツリーがありますが、ほぼすべてが Silicon Labs のプログラム可能なクロック・ジェネレータ・ソリューションを使用して達成されています。 クロック・ツリーを概説し、最適なクロック・ジェネレータ―を選択する際には、以下の点を考慮することをお勧めします。

性能:RMS 位相ジッターは、クロック・ジェネレータを選択する前にレビューすべき最も重要なパラメータです。 データレートと帯域幅レベルの増加に伴い、基準クロック上の RMS 位相ジッター要件は、多くの場合、システム・ジッターの予算を半分に削減します。 PCIe 第 4/5 世代データ・バスを使用するアクセラレータ・カード、ならびに 56G/112G SerDes を搭載した FPGA/SoC/ASIC は、すべて < 500fs RMS 位相ジッターの基準クロックが必要です。 クロック・ツリーを重要度順に要約し、最も厳しい RMS 位相ジッター要件を持つクロックを一番上にリストすることをお勧めします。 Silicon Labs の クロック・ジェネレータは、RMS 位相ジッター性能レベルによってセグメント化され、これにより特定要件に合ったデバイスを簡単に選択できるようにします。

周波数の柔軟性:アクセラレータ・カードの設計には、一般的に異なる出力フォーマット・レベルと、異なる出力電圧での異なる周波数の組み合わせが必要になります。Silicon Labs の特許取得済みの MultiSynth 出力分周器技術は、業界最高のジッター性能を維持しながら、整数出力周波数と分数出力周波数両方で 0ppm 合成を最大 12 の出力を提供します。各出力は、特定の出力フォーマット・レベル、特定の周波数と出力電圧レベルに対して個々に設定できます。各出力の周波数は、互いに関係している必要はありません。

機能セットと統合:Silicon Labs のクロック・ジェネレータには、PCIe クロックの EMI 低減のための周波数拡散、クロックの周波数選択機能、出力イネーブル制御上の周波数選択機能、マルチプロファイル選択、統合基準ソースなどの、設計を簡素化する多くの機能が搭載されています。 当社では低ジッター性能が非常に重要であることを理解しており、したがって、当社のクロック・ジェネレータには、すべての電源ピンにオンチップ型 LDO が含まれており、これによって業界最高の PSNR 性能を実現します。 外部電源と基板レベルのノイズをオンチップで抑制することで、電力フィルタリングに必要な外部コンポーネントの数を大幅に削減され、基板のスペースとコストが削減され、出力クロック・ジッター性能がデータシート仕様の制限を満たすことを確実にします。

カスタマイズ: 当社の ClockBuilder Pro ソフトウェア・ツール は、簡単なステップ・バイ・ステップのプロセスを通して、お客様のクロック・ツリー要件に固有の設定ファイルを生成するためのガイドを提供します。 構成ファイルが完了したとき、ClockBuilder Pro は、特にお客様の設計に合わせてカスタマイズされた部品番号を割り当て、関連するデータシートの追補を提供し、将来使用できるように保存することができます。

入手方法: プロトタイプまたは生産ビルドを満たすために、短期間でコンポーネントを調達するのは難しい場合があります。 ClockBuilder Pro を使用して簡単に構成できる柔軟で、プログラマブルなシリコンを開発するという当社のソリューション指向型のアプローチは、製造フローにシームレスに統合でき、事前にプログラムされたサンプルを 2 週以内に、生産量をわずか 4 週以内でサポートします。 また、当社のフィールドプログラマーは、即時通知で真新しいデバイスをプログラムする、または I2C を使用してデバイスを構成する能力を提供します。

ブロック図
適切な製品を見つける


リソース

ClockBuilder Pro ソフトウェア

PCIe クロック・ジッター・ツール

発振器位相ノイズ・ルックアップ・ツール

データセンターのトレンドがタイミングの次なるウエーブを推進する

推測は止めて、Silicon Labs のタイミング・ツールを使ってクロック・ツリーを構築しましょう

高速 FPGA およびアプリケーション・プロセッサ設計のためのタイミング・ソリューションを最適化する

PCIe クロック・ジッター・ツールによる高速かつ簡単な測定

FPGA 基準クロックの位相ジッター仕様

概要
設計上の考慮事項
ブロック・ダイアグラム
適切な製品を見つける
リソース
閉じる
ロードの結果
閉じる
Powered by Translations.com GlobalLink OneLink Software