データ・センター

フラッシュ・アレイ・ストレージ

フラッシュ・アレイ・ストレージ・タイミング・ソリューション

概要

PCIe 第 4/5 世代フラッシュ・アレイ・ストレージのタイミング・ソリューション

データセンターのストレージ容量は、ワークロード需要の増加に伴い拡大し続けています。 フラッシュ・アレイ・ストレージ・アプライアンスは、特に、ビデオや AI データ集約型のワークロードの場合、従来の回転式ディスク・システムに比べて効率性と拡張性の面で優れており、ハイパースケールやエンタープライズ・データセンター全体で拡大を続けています。 SAS/SATA から PCIe/NVMe への移行は、大きなメリットをもたらし、システム設計全体を通して、より高精度で低ジッタの基準クロックの必要性を提示しています。

設計に関する考慮事項

フラッシュ・アレイ・ストレージの設計に合わせてタイミング・ソリューションを最適化

最適なタイミング・ソリューションの選択は、すべての基準クロック、性能レベル、クロック・ツリーとして知られている設計内で必要な関連したタイミング機能のアウトラインを作ることから始まります。 フラッシュ・アレイ・ストレージ・システムは通常、PCIe/NVME SSD アレイ、ストレージ・コントローラ・サブシステム、また、ToR スイッチやラック内の他のハードウェアと直接インタフェースするネットワーク・スイッチも接続します。 システム全体の各 PCB は、固有のタイミング要件を提示します。それぞれのクロック・ツリーの概要を説明し、実装する理想的なタイミング・ソリューションを選択する際は、以下を考慮することをお勧めします。

性能: RMS 位相ジッターは、クロック・ツリーの開発中にレビューすべき最も重要なパラメータです。データレートと帯域幅レベルの増加に伴い、基準クロック上の RMS 位相ジッター要件は、多くの場合、システム・ジッターの予算を半分に削減します。フラッシュ・アレイ・ストレージ・アプライアンスは、PCIe 第 4/5 世代データ・バスと高速イーサネット接続の組み合わせ、ならびに 56G/112G SerDes 付き FPGA/SoC/ASIC、それぞれ独自の低ジッター基準クロック・タイミング要件を使用します。クロック・ツリーを重要度順に要約し、最も厳しい RMS 位相ジッター要件を持つクロックを一番上にリストすることをお勧めします。Silicon Labs の クロック・ジェネレータは、RMS 位相ジッター性能レベルによってセグメント化され、これにより特定要件に合ったデバイスを簡単に選択できるようにします。

PCIe タイミングの基本: この PCIe データ・バスは、従来の SAS/SATA ベースのストレージ・アーキテクチャ上の帯域幅を増大させるというメリットを提供します。これは、低ジッター、差動基準クロックを必要とする高速 SerDes テクノロジーを使用することで実現します。 Silicon Labs は、PCI-SIG に従事するグループメンバーの貢献者として、PCIe 基準クロック要件の定義を支援する、次世代の PCIe 第3/4/5 世代タイミング製品を提供する市場リーダーです。 当社の製品は、大きなマージンを備えた最新の 第 4 世代および第 5 世代の仕様を満たす RMS 位相ジッター性能を持った、外部コンポーネントを最小化する高度に統合されたHCSL出力ドライバを備えています。 PCIe 基準クロックでのジッターの適切な測定はそう簡単ではありません。そのため当社では、プロセスを簡素化し、混同を解消するために、PCIe クロック・ジッター・ツールを開発しました。 ツールを無料でダウンロードして、PCIe 学習センターで PCIe タイミングについての詳細を学びましょう。

周波数の柔軟性:フラッシュ・アレイ・ストレージ・コントローラとスイッチボードの設計には一般的に、異なる出力電圧で、異なる出力フォーマットレベルを持つ整数と分数クロック周波数の組み合わせが必要です。Silicon Labs の特許取得済みの MultiSynth 出力分周器テクノロジーは、業界最高のジッター性能を維持しながら、整数出力周波数と分数出力周波数両方で 0ppm 合成を最大 12 の出力を提供します。当社の Si5332 フラッシュ・アレイ・ストレージ・カード設計とスイッチカード設計用 Si5391 についての詳細情報

機能セットと統合: Silicon Labs のクロック・ジェネレータには、PCIe クロックの EMI 低減のための周波数拡散、クロックの周波数選択機能、出力イネーブル制御上の周波数選択機能、マルチプロファイル選択、統合基準ソースなどの、お客様のクロック・ツリー設計を簡素化する価値ある多くの機能が搭載されています。当社では低ジッター性能が最も重要であることを理解しており、したがって、当社のクロック・ジェネレータには、すべての電源ピンにオンチップ型 LDO が含まれており、これによって業界最高の PSNR 性能を実現します。外部電源と基板レベルのノイズをオンチップで抑制することで、電力フィルタリングに必要な外部コンポーネントの数を大幅に削減され、基板のスペースとコストが削減され、出力クロック・ジッター性能がデータシート仕様の制限を満たすことを確実にします。

カスタマイズ: 当社の ClockBuilder Pro ソフトウェア・ツール は、簡単なステップ・バイ・ステップのプロセスを通して、お客様のクロック・ツリー要件に固有の設定ファイルを生成するためのガイドを提供します。構成ファイルが完了したとき、ClockBuilder Pro は、特にお客様の設計に合わせてカスタマイズされた部品番号を割り当て、関連するデータシートの追補を提供し、将来使用できるように保存することができます。このカスタム部品番号は、サンプル注文や製造指図に対して直ちに利用可能になり、開発された関連構成ファイルで事前にプログラムされています。

入手方法: プロトタイプまたは生産ビルドを満たすために、短期間でコンポーネントを調達するのは難しい場合があります。ClockBuilder Pro を使用して簡単に構成できる柔軟で、プログラマブルなシリコンを開発するという当社のソリューション指向型のアプローチは、製造フローにシームレスに統合でき、事前にプログラムされたサンプルを 2 週以内に、生産量をわずか 4 週以内でサポートします。また、当社のフィールドプログラマーは、即時通知で真新しいデバイスをプログラムする、または I2C を使用してデバイスを構成する能力を提供します。

ブロック図
適切な製品を見つける


リソース

ClockBuilder Pro ソフトウェア

PCIe クロック・ジッター・ツール

発振器位相ノイズ・ルックアップ・ツール

データセンターのトレンドがタイミングの次なるウエーブを推進する

推測は止めて、Silicon Labs のタイミング・ツールを使ってクロック・ツリーを構築しましょう

PCIe クロック・ジッター・ツールによる高速かつ簡単な測定

概要
設計上の考慮事項
ブロック・ダイアグラム
適切な製品を見つける
リソース
閉じる
ロードの結果
閉じる
Powered by Translations.com GlobalLink OneLink Software