データ・センター

Spine/Leaf と Top of Rack (ToR) スイッチ

データセンター・スイッチ向けタイミング・ソリューションの業界最大のポートフォリオ

概要

サブ-100 fs の RMS位相ジッター・タイミング・トリプル・プレイ:発振器、クロック・ジェネレータ、ジッター減衰器

データセンター・スイッチ SoC プラットフォームで 56G および 112G SerDes を採用することで、帯域幅における大幅な増加を実現できますが、これらのデータレートと帯域幅レベルが増加すると、基準クロック上の RMS 位相ジッター要件が半分にカットされ、新しい設計課題を提示します。 当社は、100G/400G スイッチ・プラットフォームを提供し、Si54x 発振器、Si5391 クロック・ジェネレータ、Si5395/4/2 ジッター減衰器、IEEE 1588 ネットワーキング同期ハードウエアおよびソフトウエア・ソリューションのサブ 100 fs ファミリでの同期および非同期両方のアーキテクチャに対処します。

設計に関する考慮事項

データセンターのスイッチを設計する際に知っておくべきこと 

スイッチ設計のためのタイミング・ソリューションの選択は、すべての基準クロック、性能レベル、クロック・ツリーとして知られている設計内で必要な関連したタイミング機能のアウトラインを作ることから始まります。 周波数、出力形式、関連する RMS 位相ジッター要件は、通常、スイッチ SoC および PHY データシートに記載されています。クロック・ツリーを概説し、統合タイミング・ソリューションを選択する際には、以下の点を考慮することをお勧めします。

タイミング・アーキテクチャ:  詳細なクロック・ツリーの概説を作成する前に、最初のステップとなるのは、スイッチ設計が非同期(またはフリーでの稼働)であるか、IEEEが 1588 PTP 同期サポートが必要かどうかを定義することです。 同期設計では、別のソースからの着信クロックにロックする必要があり、周波数生成の前に、着信基準クロックからジッターをフィルタリングするためにジッター減衰器を使用する必要があります。 または、非同期設計により、すべての周波数を、通常はクロック・ジェネレータまたは発振器を使用してローカルに生成します。

性能:RMS 位相ジッターは、タイミング・ソリューションを選択する前にレビューすべき最も重要なパラメータです。 データレートと帯域幅レベルの増加に伴い、基準クロック上の RMS 位相ジッター要件は、多くの場合、システム・ジッターの予算を半分に削減します。 400G スイッチ用の最新世代のスイッチ SoC と PHY には、150 fs 未満の RMS 位相ジッターを持つ基準クロックを必要とする、56G/112G SerDesを取り込みますが、一方、より低い 40G/100G 帯域幅設計では 28G SerDes を基準クロックの 300 fs RMS 位相ジッター要件を使用します。 クロック・ツリーを重要度順に要約し、最も厳しい RMS 位相ジッター要件を持つクロックを一番上にリストすることをお勧めします。 Silicon Labs の 発振器、 クロック・ジェネレータ および ジッター減衰器は、RMS 位相ジッター性能レベルによってセグメント化され、これにより特定要件に合ったデバイスを簡単に選択できるようにします。

周波数の柔軟性:データセンタースイッチの設計には、一般的に異なる出力フォーマット・レベルと、異なる出力電圧での異なる周波数の組み合わせが必要になります。 Silicon Labs の特許取得済み DSPLL および MultiSynth 技術は、整数と分数の両方の関連出力周波数で 0ppm の合成誤差を持つ高度なクロック合成機能を提供し、同時に 12 外付けコンポーネントを最小化し、業界最高のジッター性能を実現しながら、出力を提供します。   当社の Si5332/Si5391 クロック・ジェネレータおよび Si5395 ジッター減衰器は 312,5M、156,25M、100M、50M、25M の出力クロックを同時に提供する能力があり、シングル IC ソリューションでデータセンター全体のスイッチ・クロック・ツリーを満たします。

機能セットと統合:Silicon Labs のタイミング・ソリューションは、ヒットレス・スイッチング、シグナル損失、EMI 低減のための周波数拡散、周波数選択機能、出力イネーブル制御上の周波数選択機能、マルチプロファイル選択、統合基準ソースなどの、設計を簡素化する多くの機能が搭載されています。 当社では低ジッター性能が最も重要であることを理解しているため、当社の製品には、すべての電源ピンにオンチップ型 LDO が含まれており、これによって業界最高の PSNR 性能を実現します。 外部電源と基板レベルのノイズをオンチップで抑制することで、電力フィルタリングに必要な外部コンポーネントの数を大幅に削減され、基板のスペースとコストが削減され、出力クロック・ジッター性能がデータシート仕様の制限を満たすことを確実にします。

カスタマイズ: 当社の ClockBuilder Pro ソフトウェア・ツール は、簡単なステップ・バイ・ステップのプロセスを通して、お客様のクロック・ツリー要件に固有のクロック・ジェネレータやジッター減衰器の構成を生成するためのガイドを提供します。 構成ファイルが完了したとき、ClockBuilder Pro は、特にお客様の設計に合わせてカスタマイズされた部品番号を割り当て、関連するデータシートの追補を提供し、将来使用できるように保存することができます。 当社の Si54x ウルトラシリーズ発振器のバーツ番号の生成は、当社ウェブサイトで直接設定することができます。

IEEE 1588:  データセンターが通信インフラストラクチャにおいてますます重要な要素になる中、データセンター・ネットワーク・スイッチング機器では、さまざまな機能が搭載されている 5G ワイヤレス・インフラストラクチャやコア/メトロ・ルーティングなどのように、IEEE 1588 PTP が近日中に標準となります。 Silicon Labs は、G.8262、G.8262.1、G.8273.2 T-BC Class C および Class D をサポートする PTP タイミングへの新しいアプローチを提供します。当社は、データセンター・スイッチング・アプリケーション内の分散タイミング・アーキテクチャに最適な、ネットワーク・シンクロナイザー、AccuTime ソフトウェア、モジュール・ソリューションの完全なポートフォリオを提供しています。

入手方法: プロトタイプまたは生産ビルドを満たすために、短期間でコンポーネントを調達するのは難しい場合があります。 ClockBuilder Pro を使用して簡単に構成できる柔軟で、プログラマブルなシリコンを開発するという当社のソリューション指向型のアプローチは、製造フローにシームレスに統合でき、事前にプログラムされたサンプルを 2 週以内に、生産量をわずか 4 週以内でサポートします。 また、当社のフィールドプログラマーは、即時通知で真新しいデバイスをプログラムする、または I2C を使用してデバイスを構成する能力を提供します。

ブロック図
適切な製品を見つける


汎用オシレータ評価キット

この Si5xxUC-EVB では、任意の Silicon Labs XO または VCXO を 1 つの基板で評価することができます。

詳細

Si5332 外部水晶付き 8 出力クロック・ジェネレータ開発キット

Si5332-8EX-EVB を使用すると、ClockBuilder Pro デバイス構成から実際のパフォーマンス評価へと簡単に移行できます。

詳細

Si5341 クロック・ジェネレータ評価キット

Si534x-D-EVB を使用すると、ClockBuilder Pro デバイス構成から実際のパフォーマンス評価へと簡単に移行できます。

詳細

Si5391A クロック・ジェネレータ評価キット

Si5391A-A-EVB を使用すると、ClockBuilder Pro デバイス構成から実際のパフォーマンス評価へと簡単に移行できます。

詳細

Si5395 1-PLL ジッター減衰評価キット

Si5395A-A-EVB を使用すると、ClockBuilder Pro デバイス構成から実際のパフォーマンス評価へと簡単に移行できます。

詳細

Si5388/89 ネットワーク同期クロック評価キット

このキットは、当社の完全型 1588 PTPネットワーク・ソリューションを評価する方法を提供します。

詳細
リソース

ClockBuilder Pro ソフトウェア

PCIe クロック・ジッター・ツール

発振器位相ノイズ・ルックアップ・ツール

Si54x 発振器の部品番号

概要
設計上の考慮事項
ブロック・ダイアグラム
適切な製品を見つける
リソース
閉じる
ロードの結果
Powered by Translations.com GlobalLink OneLink Software