EFM32PG 共通仕様
- ARM Cortex-M4 CPU プラットフォーム
- 40 MHz
- 最大 1024 kB フラッシュ
- 最大 256 kB RAM
- アクティブ・モードで 64 μA/MHz (EM0)
- RTC および RAM リテンションによる 2.1 μA スリープ
- 睡眠状態の自律周辺機器
- DMA および周辺リフレックス・システム
- LESENSE
- USART、I²C、および SPI
- 最大 65 の汎用 I/O ピン
- -40 °C ～ +85 °C TJ の動作範囲
- 単一の 1.8 〜 3.8 V 電源
- パッケージ：
- 32 ピン QFN（5 mm x 5 mm）
- 48 ピン QFN（7 mm x 7 mm）
- 125ピン BGA（7 mm x 7 mm）
最適なEFM32PG デバイスを探す
列を選択
| 部品番号 | MHz | フラッシュ（kB） | RAM (kB) | デジタル I/O ピン | 5 V 耐性 | ADC 1 | DAC | USB | Cap Sense | LCD | 温度センサ | タイマ（16 ビット） | UART | USART | SPI | I2C | I2S | EMIF | RTC | コンパレータ | Vdd（最小） | Vdd（最大） | パッケージ・タイプ | パッケージ・サイズ（mm） | 内部オシレータ | デバッグ・インターフェイス | 暗号 | CRYOTIMER | LETIMER | Op アンプ | sl:pcntchannels | タイマ（32 ビット） | DC-DC | LESENSE | 温度範囲（ºC） |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 40 | 1024 | 256 | 65 | 12 ビット、 54 チャンネル、1 Msps | 2x 12 ビット、 54 チャンネル、500 ksps | 2 | 0 | 4 | 4 | 2 | 2 | 0 | 2 | 1.8 | 3.8 | BGA125 | 7 x 7 | ±2% | JTAG、SW、ETM | AES-128 AES-256 ECC SHA-1 SHA-2 TRNG SMU | 1 | 1 | 3 | 3 | 2 | -40 85 | |||||||||
| 40 | 1024 | 256 | 33 | 12 ビット、 33 チャンネル、1 Msps | 2x 12 ビット、 33 チャンネル、500 ksps | 2 | 0 | 4 | 4 | 2 | 2 | 0 | 2 | 1.8 | 3.8 | QFN48 | 7 x 7 | ±2% | JTAG、SW、ETM | AES-128 AES-256 ECC SHA-1 SHA-2 TRNG SMU | 1 | 1 | 3 | 3 | 2 | -40 85 | |||||||||
| 40 | 1024 | 256 | 65 | 12 ビット、 54 チャンネル、1 Msps | 2x 12 ビット、 54 チャンネル、500 ksps | 2 | 0 | 4 | 4 | 2 | 2 | 0 | 2 | 1.8 | 3.8 | BGA125 | 7 x 7 | ±2% | JTAG、SW、ETM | AES-128 AES-256 ECC SHA-1 SHA-2 TRNG SMU | 1 | 1 | 3 | 3 | 2 | -40 125 | |||||||||
| 40 | 1024 | 256 | 33 | 12 ビット、 33 チャンネル、1 Msps | 2x 12 ビット、 33 チャンネル、500 ksps | 2 | 0 | 4 | 4 | 2 | 2 | 0 | 2 | 1.8 | 3.8 | QFN48 | 7 x 7 | ±2% | JTAG、SW、ETM | AES-128 AES-256 ECC SHA-1 SHA-2 TRNG SMU | 1 | 1 | 3 | 3 | 2 | -40 125 | |||||||||
| 40 | 128 | 32 | 24 | 12 ビット、 24 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN32 | 5 x 5 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 85 | |||||||||
| 40 | 256 | 32 | 24 | 12 ビット、 24 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN32 | 5 x 5 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 85 | |||||||||
| 40 | 256 | 32 | 24 | 12 ビット、 24 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN32 | 5 x 5 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 125 | |||||||||
| 40 | 128 | 32 | 20 | 12 ビット、 20 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN32 | 5 x 5 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 85 | |||||||||
| 40 | 128 | 32 | 32 | 12 ビット、 24 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN48 | 7 x 7 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 85 | |||||||||
| 40 | 256 | 32 | 20 | 12 ビット、 20 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN32 | 5 x 5 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 85 | |||||||||
| 40 | 256 | 32 | 32 | 12 ビット、 24 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN48 | 7 x 7 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 85 | |||||||||
| 40 | 256 | 32 | 20 | 12 ビット、 20 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN32 | 5 x 5 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 125 | |||||||||
| 40 | 256 | 32 | 32 | 12 ビット、 24 チャンネル、1 Msps | — | 2 | 0 | 2 | 2 | 1 | 1 | 0 | 2 | 1.85 | 3.8 | QFN48 | 7 x 7 | ±2% | JTAG、SW | AES-128 AES-256 ECC SHA-1 SHA-2 | 1 | 1 | 0 | 1 | 0 | -40 125 |
